如何更好的设计pwm dc-云顶国际

pwm dc-dc的组成核心电路共分两大部分，分别是ramp/pulse oscillator和error amplifier。ramp/pulse oscillator的难点在于造出一个具有高线性度的ramp waveform，电路虽然不难，但做到最佳却颇具难度。通常为了维持高线性度，大都会额外再加个补偿电路来解决。

而error amplifier，目前有type ii和typ iii两种补偿架构，而要如何决定type ii及typeiii补偿电路中的r及c值就需考量整体dc-dc。error amplifier看似简单，但是 r和c的值却会决定整个dc-dc系统的稳定度与效能。所以，若然不是非常了解整个理论基础，就冒然的定出r、c值是非常不明智的。

在做dc-dc电路前，根据所input voltage、output voltage、iload 范围，用编好的excel来计算出要使用的电感、电容值、type ii或者type iii补偿r和c值各为多少后，用simplis仿真验证，然后才用spectre来做各个子电路的模拟。不过，用spectre来作模拟所需时间实在很长。dc-dc电路中，最难的当属pwm的error amplifier，只要r、c值没决定好，整个系统的performance都会受到影响，在不断的调整中才会渐渐理出个头绪出来，要想定出r和c值，真的要熟悉整个pwm的理论架构。

pwm的dc-dc的gm不能过高或者过低，而是要搭配系统来采用type ii或者type iii的补偿网路、l和c值以及操作频率所计算出来的。因此，gm值是依据系统规格所计算出来的一项规格，而不是随意定出来的值。

对于error amplifier，它的考量点乃在于外部电感、电容、esr所组成的三阶filter的pole，再配合分压电阻的gain、pwm的gain、error amplifier本身的gain、phase。因此并不是error amplifier的gain够高，phase margin够宽即可。并且要配合整个loop的gain以及phase去算出来，才能够知道error amplifier的gain和phase margin值是多少，尤其是phase margin，pwm的stability决定了error amplifier的phase margin。

除了errr amplifier外，最麻烦的当属protection circuit，在dc-dc电路中用到很多protection circuit，如soft-start circuit、under voltage lock out、 current liming circuit、thermal shut-down circuit、 over current protection、zero current protection等等，各有不同的保护对象与条件。处理不当就会导致dc-dc 系统瘫痪，而且各个protection机制又有优先权的区分，所以这些protection circuit是最麻烦处理的。

目前的系统中绝大部份会有pwm和pfm两种switching regulator。在正常的pwm模式下操作，如果系统是省电模式，则会进入pfm。这是因为pwm和pfm两者在轻/重负载下各有其优缺点，以往的系统几乎都只工作在pwm下。

power device的metal bus width绝大部份都是以average current来估算的，仍要小心避免其transient peak current过大，和流过的时间过长的问题。因为一旦transient peak current的值过大，且维持的时间过久，仍然有可能会把meal给烧断掉。

从核心电路开始，本篇文章对pwm dc-dc系统设计给出了整体的建议，希望大家在阅读过此篇文章之后，能对pwm dc-dc的系统设计有进一步的了解。